Laporan Akhir 2 (Modul 1)




1. Jurnal [Kembali]


2. Alat dan Bahan [Kembali]
  • Gerbang NOT
  • Gerbang AND
  • Gerbang OR
  • Gerbang XOR
  • Logic State 
  • Logic Probe
3. Rangkaian Simulasi [Kembali]
4. Prinsip Kerja Rangkaian [Kembali]
Komponen gerbang logika seperti XOR, AND, OR, dan NOT dihubungkan sesuai pada gambar rangkaian, dengan i
nput berupa logicstate dan output berupa logicprobe. Gambar rangkaian dirangkai dengan mereferensikan persamaan Aljabar Boolean yang ada pada prosedur percobaan 2 di modul, yaitu:
1. H1 = B'D + BD' + AC'D
2. H2 = B'D + BD' + ABC'
5. Video Rangkaian [Kembali]
6. Analisa [Kembali]
Pada percobaan 2 ini, dilakukan pembuktian terhadap persamaan yang ada pada prosedur percobaan di modul. Ternyata ditemukan bahwa pada rangkaian didapatkan hasil H1 dan H2 yang sama dengan H1 dan H2 pada perhitungan. Maka dapat disimpulkan bahwa, melalui persamaan aljabar boolean, kita dapat menyusun rangkaian ekivalennya dan dapat membuktikan persamaan tersebut melalui rangkaian gerbang logika. 
7. Link Download [Kembali]